(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) DirectFET(cid:2)(cid:2)Power MOSFET (cid:2) (cid:2) RoHS Compliant, Halogen Free (cid:2) (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:7)(cid:8)(cid:11)(cid:12)(cid:13)(cid:9)(cid:14)(cid:11)(cid:15)(cid:8)(cid:12)(cid:13)(cid:13)(cid:9)(cid:16)(cid:17)(cid:18)(cid:12)(cid:19)(cid:20)(cid:5)(cid:13)(cid:12)(cid:9)(cid:13)(cid:4)(cid:12)(cid:6)(cid:5)(cid:21)(cid:5)(cid:12)(cid:22)(cid:23) (cid:2) Lead-Free (Qualified up to 260°C Reflow) V V R DSS GS DS(on) (cid:2)Ideal for High Performance Isolated Converter 250V min ± 30V max 32mΩ@ 10V Primary Switch Socket (cid:2) Optimized for Synchronous Rectification Qg tot Qgd Vgs(th) (cid:2) Low Conduction Losses 110nC 39nC 4.0V (cid:2) High Cdv/dt Immunity (cid:2) Low Profile (<0.7mm) S S (cid:2) Dual Sided Cooling Compatible (cid:2) S S (cid:2) Compatible with existing Surface Mount Techniques(cid:2) D G S S D S S (cid:2) Industrial Qualified Applicable DirectFET Outline and Substrate Outline (cid:2) (cid:2)(cid:3) DirectFET(cid:2) ISOMETRIC SB SC M2 M4 L4 L6 L8 Description The IRF7799L2TR/TR1PbF combines the latest HEXFET® Power MOSFET Silicon technology with the advanced DirectFETTM packaging to achieve the lowest on-state resistance in a package that has a footprint smaller than a D2PAK and only 0.7 mm profile. The DirectFET package is compatible with existing layout geometries used in power applications, PCB assembly equipment and vapor phase, infra-red or convection soldering techniques, when application note AN-1035 is followed regarding the manufacturing methods and processes. The DirectFET package allows dual sided cooling to maximize thermal transfer in power systems. The IRF7799L2TR/TR1PbF is optimized for high frequency switching and synchronous rectification applications. The reduced total losses in the device coupled with the high level of thermal performance enables high efficiency and low temperatures, which are key for system reliability improvements, and makes this device ideal for high performance power converters. Standard Pack Orderable part number Package Type Note Form Quantity IRF7799L2TRPbF DirectFET2 Large Can Tape and Reel 4000 "TR" suffix IRF7799L2TR1PbF DirectFET2 Large Can Tape and Reel 1000 "TR1" suffix EOL notice # 264 Absolute Maximum Ratings Parameter Max. Units VDS Drain-to-Source Voltage 250 V VGS Gate-to-Source Voltage ±30 ID @ TC = 25°C Continuous Drain Current, VGS @ 10V (Silicon Limited)(cid:0) 35 ID @ TC = 100°C Continuous Drain Current, VGS @ 10V (Silicon Limited)(cid:0) 25 ID @ TA = 25°C Continuous Drain Current, VGS @ 10V (Silicon Limited)(cid:2) 6.6 A ID @ TC = 25°C Continuous Drain Current, VGS @ 10V (Package Limited) (cid:0) 375 I Pulsed Drain Current (cid:0) 140 DM E Single Pulse Avalanche Energy (cid:2) 325 mJ AS IAR Avalanche Current(cid:3)(cid:0) 21 A Ω) 200 60 me( 180 ID = 21A 55 Vgs = 7.0V TJ = 25°C nc Vgs = 8.0V atRessi 114600 Wm) 50 VVggss == 1105VV Oouencr 110200 Ron)(( DS 4405 Sano--t i 80 TJ = 125°C Tpayc li 35 rD 60 R, DSon() 2400 TJ = 25°C 2350 0 20 40 60 80 100 4 8 12 16 20 VGS, Gate -to -Source Voltage (V) ID, Drain Current (A) Fig 1. Typical On-Resistance vs. Gate Voltage Fig 2. Typical On-Resistance vs. Drain Current (cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8) (cid:5)(cid:2)T measured with thermocouple mounted to top (Drain) of part. (cid:2) Click on this section to link to the appropriate technical paper. (cid:6)(cid:2)RCepetitive rating; pulse width limited by max. junction temperature. (cid:3) Click on this section to link to the DirectFET Website. (cid:7) Starting T = 25°C, L = 1.42mH, R = 25Ω, I = 21A. (cid:4)(cid:2)Surface mounted on 1 in. square Cu board, steady state. (cid:8)(cid:2)Pulse widtJh ≤ 400μs; duty cycle ≤ 2G% . AS (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:3)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) Static @ T = 25°C (unless otherwise specified) J Parameter Min. Typ. Max. Units Conditions BV Drain-to-Source Breakdown Voltage 250 ––– ––– V V = 0V, I = 250μA DSS GS D ΔΒV /ΔT Breakdown Voltage Temp. Coefficient ––– 0.12 ––– V/°C Reference to 25°C, I = 2mA DSS J D RDS(on) Static Drain-to-Source On-Resistance ––– 32 38 mΩ VGS = 10V, ID = 21A (cid:3) V Gate Threshold Voltage 3.0 4.0 5.0 V V = V , I = 250μA GS(th) DS GS D ΔV /ΔT Gate Threshold Voltage Coefficient ––– -13 ––– mV/°C GS(th) J I Drain-to-Source Leakage Current ––– ––– 20 μA V = 250V, V = 0V DSS DS GS ––– ––– 1 1mA V = 250V, V = 0V, T = 125°C DS GS J I Gate-to-Source Forward Leakage ––– ––– 100 V = 20V GSS nA GS Gate-to-Source Reverse Leakage ––– ––– -100 V = -20V GS gfs Forward Transconductance 54 ––– ––– S V = 50V, I = 21A DS D Q Total Gate Charge ––– 110 165 g Q Pre-Vth Gate-to-Source Charge ––– 26 ––– V = 125V gs1 DS Q Post-Vth Gate-to-Source Charge ––– 5.7 ––– V = 10V gs2 nC GS Q Gate-to-Drain Charge ––– 39 I = 21A gd D Q Gate Charge Overdrive ––– 39 ––– See Fig. 9 godr Q Switch Charge (Q + Q ) ––– 45 ––– sw gs2 gd Q Output Charge ––– 33 ––– nC V = 16V, V = 0V oss DS GS R Gate Resistance ––– 0.73 ––– Ω G t Turn-On Delay Time ––– 36.3 ––– V = 125V, V = 10V(cid:0)(cid:3) d(on) DD GS t Rise Time ––– 33.5 ––– I = 21A r ns D t Turn-Off Delay Time ––– 73.9 ––– R =6.2Ω d(off) G t Fall Time ––– 26.6 ––– f C Input Capacitance ––– 6714 ––– V = 0V iss GS C Output Capacitance ––– 606 ––– V = 25V oss DS C Reverse Transfer Capacitance ––– 157 ––– pF ƒ = 1.0MHz rss C Output Capacitance ––– 5063 ––– V = 0V, V = 1.0V, f=1.0MHz oss GS DS C Output Capacitance ––– 217 ––– V = 0V, V = 80V, f=1.0MHz oss GS DS Diode Characteristics Parameter Min. Typ. Max. Units Conditions I Continuous Source Current MOSFET symbol S ––– ––– 35 (Body Diode) showing the A I Pulsed Source Current integral reverse SM ––– ––– 140 (Body Diode)(cid:0)(cid:2) p-n junction diode. V Diode Forward Voltage ––– ––– 1.3 V T = 25°C, I = 21A, V = 0V (cid:3) SD J S GS t Reverse Recovery Time ––– 132 198 ns T = 25°C, I = 21A, V = 50V rr J F DD Q Reverse Recovery Charge ––– 1412 2118 nC di/dt = 100A/μs (cid:3) rr (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:12)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) Absolute Maximum Ratings Parameter Max. Units PD @TC = 25°C Power Dissipation (cid:0) 125 P @T = 100°C Power Dissipation (cid:0) 63 W D C PD @TA = 25°C Power Dissipation (cid:2) 4.3 T Peak Soldering Temperature 270 P TJ Operating Junction and -55 to + 175 °C T Storage Temperature Range STG Thermal Resistance Parameter Typ. Max. Units RθJA Junction-to-Ambient (cid:3) ––– 35 RθJA Junction-to-Ambient (cid:4) 12.5 ––– RθJA Junction-to-Ambient (cid:5) 20 ––– °C/W RθJ-can Junction-to-Can (cid:0)(cid:6) ––– 1.2 RθJ-PCB Junction-to-PCB Mounted ––– 0.5 10 )C 1 J h t D = 0.50 Z e( 0.20 s n 0.10 o 0.1 R R Ri (°C/W) τi (sec) mReaepsr l 0.01 000...000251 τJτJτ1τ1 1R1 τ2τ22R2 τCτ 00..83181872 9 00..000060578867 h Ci= τi/Ri T Ci i/Ri Notes: SINGLE PULSE 1. Duty Factor D = t1/t2 ( THERMAL RESPONSE ) 2. Peak Tj = P dm x Zthjc + Tc 0.001 1E-006 1E-005 0.0001 0.001 0.01 0.1 1 t , Rectangular Pulse Duration (sec) 1 Fig 3. Maximum Effective Transient Thermal Impedance, Junction-to-Case (cid:5) (cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9) (cid:4)(cid:2)Surface mounted on 1 in. square Cu board, steady state. (cid:10)(cid:2)Mounted on minimum footprint full size board with metalized (cid:5) T measured with thermocouple incontact with top (Drain) of part. back and with small clip heatsink. (cid:9)(cid:2)UsCed double sided cooling, mounting pad with large heatsink. (cid:11) Rθ is measured at TJ of approximately 90°C. (cid:2)(cid:3)Surface mounted on 1 in. square Cu (cid:4)(cid:2)Mounted on minimum footprint full size board with metalized board (still air). back and with small clip heatsink. (still air) (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:22)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) 1000 1000 VGS VGS TOP 15V TOP 15V 10V 10V An()t 100 876...005VVV An()t 100 876...005VVV e 6.0V e 6.0V Curr BOTTOM 55..50VV Curr BOTTOM 55..50VV 5.0V e e ucr 10 ucr 10 o o S S o- o- n-t n-t ai ai Dr 1 Dr 1 , D 5.0V , D I I ≤60μs PULSE WIDT THj = 175°C ≤60μs PULSE WIDT THj = 25°C 0.1 0.1 0.1 1 10 100 0.1 1 10 100 VDS, Drain-to-Source Voltage (V) VDS, Drain-to-Source Voltage (V) Fig 4. Typical Output Characteristics Fig 5. Typical Output Characteristics 1000 3.0 VDS = 50V ec ID = 21A n A) ≤60μs PULSE WIDTH assti 2.5 VGS = 10V (Cueuencrrr t 10100 TTTJJJ === 2-14570°5°C°CC ORSeouencr aedz)il12..50 DSanoor--I t,iD 1 Danor--, tiRDSon() mNo(r 01..50 0.1 0.0 3 4 5 6 7 -60-40-20 0 20 40 60 80100120140160180 T , Junction Temperature (°C) J VGS, Gate-to-Source Voltage (V) Fig 6. Typical Transfer Characteristics Fig 7. Normalized On-Resistance vs. Temperature 100000 14.0 VGS = 0V, f = 1 MHZ Ciss = Cgs + Cgd, Cds SHORTED ID= 21A 12.0 Crss = Cgd V) V = 200V Fanepc() 10000 Coss = CCdsis +s Cgd Vageueoc(rt l 108..00 VVDDDSSS== 5102V5V cti So pa o- 6.0 CCa, 1000 Coss Gea-tt 4.0 Crss ,GS V 2.0 100 0.0 1 10 100 1000 0 20 40 60 80 100 120 140 160 VDS, Drain-to-Source Voltage (V) QG, Total Gate Charge (nC) Fig 8. Typical Capacitance vs.Drain-to-Source Voltage Fig 9. Typical Total Gate Charge vs Gate-to-Source Voltage (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) 1000 1000 OPERATION IN THIS AREA LIMITED BY R (on) DS A) A) n(t 100 n( t100 e e urr TJ = 175°C urr C TJ = 25°C C n TJ = -40°C e Dari 10 oucr 10 100μsec eevsr Sno--t DC 1msec Re ,DS 1 Dar, iD 1 10msec I I Tc = 25°C Tj = 175°C VGS = 0V Single Pulse 0.1 0.1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 1 10 100 1000 VSD, Source-to-Drain Voltage (V) VDS, Drain-to-Source Voltage (V) Fig 10. Typical Source-Drain Diode Forward Voltage Fig11. Maximum Safe Operating Area 40 6.0 V) e( 5.0 g 30 a A) otl en(t Vod l 4.0 urr hs C 20 e Dnar iI,D 10 GThaer t, h) 3.0 IIDD == 12.500mμAA S(t 2.0 ID = 1.0A G V 0 1.0 25 50 75 100 125 150 175 -75 -50 -25 0 25 50 75 100125150175 TC , Case Temperature (°C) TJ , Temperature ( °C ) Fig 12. Maximum Drain Current vs. Case Temperature Fig 13. Typical Threshold Voltage vs. Junction Temperature 1400 mJ) ID y( 1200 TOP 1.33A g er 2.53A n E1000 BOTTOM 21A e h c an 800 al v A e 600 s ul P e 400 gl n Si ,S 200 A E 0 25 50 75 100 125 150 175 Starting TJ , Junction Temperature (°C) Fig 14. Maximum Avalanche Energy Vs. Drain Current (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:23)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) 100 Duty Cycle = Single Pulse Allowed avalanche Current vs avalanche pulsewidth, tav, assuming ΔTj = 150°C and Tstart =25°C (Single Pulse) A) n(t 10 0.01 e urr C e 0.05 h c an 0.10 al 1 v A Allowed avalanche Current vs avalanche pulsewidth, tav, assuming ΔΤj = 25°C and Tstart = 150°C. 0.1 1.0E-06 1.0E-05 1.0E-04 1.0E-03 1.0E-02 1.0E-01 tav (sec) Fig 15. Typical Avalanche Current Vs.Pulsewidth Notes on Repetitive Avalanche Curves , Figures 13, 14: 350 (For further info, see AN-1005 at www.irf.com) TOP Single Pulse 1. Avalanche failures assumption: Purely a thermal phenomenon and failure occurs at a BOTTOM 1.0% Duty Cycle 300 temperature far in excess of T . This is validated for J) ID = 21A every part type. jmax m y( 250 2. Safe operation in Avalanche is allowed as long asTjmax is g not exceeded. ner 3. Equation below based on circuit and waveforms shown in Ee 200 Figures 16a, 16b. h 4. P = Average power dissipation per single c D (ave) an 150 avalanche pulse. al 5. BV = Rated breakdown voltage (1.3 factor accounts for v A voltage increase during avalanche). , R 100 6. Iav = Allowable avalanche current. EA 7. ΔT = Allowable rise in junction temperature, not to exceed 50 T (assumed as 25°C in Figure 15, 16). jmax t Average time in avalanche. av = D = Duty cycle in avalanche = t ·f 0 av Z (D, t ) = Transient thermal resistance, see figure 11) 25 50 75 100 125 150 175 thJC av Starting TJ , Junction Temperature (°C) P = 1/2 ( 1.3·BV·I ) =(cid:10)(cid:2)T/ Z D (ave) av thJC Fig 16. Maximum Avalanche Energy Vs. Temperature I =2(cid:2)T/ [1.3·BV·Z ] av th E = P ·t AS (AR) D (ave) a Driver Gate Drive (cid:11)(cid:12)(cid:13)(cid:12)(cid:14) P.W. Period D = + P.W. Period (cid:30) (cid:4) (cid:13)(cid:15)(cid:11)(cid:8)(cid:7)(cid:15)(cid:9)(cid:12)(cid:16)(cid:17)(cid:18)(cid:10)(cid:7)(cid:9)(cid:12)(cid:13)(cid:10)(cid:5)(cid:19)(cid:15)(cid:6)(cid:14)(cid:11)(cid:17)(cid:9)(cid:15)(cid:10)(cid:5)(cid:19) VGS=10V • (cid:12)(cid:16)(cid:10)(cid:20)(cid:12)(cid:3)(cid:9)(cid:11)(cid:17)(cid:18)(cid:12)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:17)(cid:5)(cid:8)(cid:14) (cid:12)(cid:12) • (cid:2)(cid:11)(cid:10)(cid:7)(cid:5)(cid:6)(cid:12)(cid:21)(cid:22)(cid:17)(cid:5)(cid:14) - (cid:12)(cid:12) • (cid:16)(cid:10)(cid:20)(cid:12)(cid:16)(cid:14)(cid:17)(cid:23)(cid:17)(cid:24)(cid:14)(cid:12)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:17)(cid:5)(cid:8)(cid:14) (cid:12)(cid:12)(cid:12)(cid:12)(cid:12)(cid:12)(cid:13)(cid:7)(cid:11)(cid:11)(cid:14)(cid:5)(cid:9)(cid:12)(cid:25)(cid:11)(cid:17)(cid:5)(cid:19)(cid:26)(cid:10)(cid:11)(cid:27)(cid:14)(cid:11) D.U.T. ISDWaveform + (cid:3) Reverse (cid:5) Recovery Body Diode Forward - + Current Current - di/dt D.U.T. VDSWaveform Diode Recovery (cid:2) dv/dt VDD (cid:9) (cid:21)(cid:2) • (cid:6)(cid:15)(cid:28)(cid:6)(cid:9)(cid:12)(cid:8)(cid:10)(cid:5)(cid:9)(cid:11)(cid:10)(cid:22)(cid:22)(cid:14)(cid:6)(cid:12)(cid:29)(cid:18)(cid:12)(cid:30)(cid:2) (cid:31)(cid:31) Re-Applied • (cid:31)(cid:11)(cid:15) (cid:14)(cid:11)(cid:12)(cid:19)(cid:17)(cid:27)(cid:14)(cid:12)(cid:9)(cid:18)!(cid:14)(cid:12)(cid:17)(cid:19)(cid:12)(cid:31)"#"(cid:25)" + Voltage Body Diode Forward Drop • (cid:4)(cid:3)(cid:4)(cid:12)(cid:8)(cid:10)(cid:5)(cid:9)(cid:11)(cid:10)(cid:22)(cid:22)(cid:14)(cid:6)(cid:12)(cid:29)(cid:18)(cid:12)(cid:31)(cid:7)(cid:9)(cid:18)(cid:12)$(cid:17)(cid:8)(cid:9)(cid:10)(cid:11)(cid:12)%(cid:31)% - (cid:4)I(cid:5)n(cid:6)d(cid:7)u(cid:8)ct(cid:9)o(cid:10)r(cid:11) (cid:12)C(cid:13)u(cid:7)r(cid:11)e(cid:11)n(cid:14)t(cid:5)(cid:9) • (cid:31)"#"(cid:25)"(cid:12)&(cid:12)(cid:31)(cid:14) (cid:15)(cid:8)(cid:14)(cid:12)#(cid:5)(cid:6)(cid:14)(cid:11)(cid:12)(cid:25)(cid:14)(cid:19)(cid:9) Ripple ≤ 5% ISD (cid:30)(cid:2)(cid:9) (cid:2)(cid:10)(cid:2)(cid:11)(cid:9)(cid:2)(cid:12)(cid:4)(cid:13)(cid:2)(cid:14)(cid:4)(cid:15)(cid:16)(cid:17)(cid:2)(cid:14)(cid:6)(cid:18)(cid:6)(cid:19)(cid:2)(cid:20)(cid:6)(cid:18)(cid:16)(cid:17)(cid:6)(cid:7) (cid:2)(cid:3) Fig 17. (cid:9)(cid:7)(cid:25)(cid:15)(cid:13)(cid:2)(cid:26)(cid:13)(cid:27)(cid:13)(cid:18)(cid:11)(cid:13)(cid:2)(cid:26)(cid:13)(cid:16)(cid:25)(cid:27)(cid:13)(cid:18)(cid:19)(cid:2)(cid:28)(cid:13)(cid:11)(cid:8)(cid:2)(cid:29)(cid:7)(cid:18)(cid:16)(cid:4)(cid:7)(cid:8)(cid:2)for N-Channel HEXFET(cid:2)(cid:2)Power MOSFETs (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:24)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) Id Vds Vgs L VCC DUT 0 210KK S Vgs(th) Qgodr Qgd Qgs2 Qgs1 Fig 18a. Gate Charge Test Circuit Fig 18b. Gate Charge Waveform V(BR)DSS 15V tp L DRIVER VDS ’R(cid:2)(cid:3)G D.U.T + - VDD IAS A 20V tp 0.01Ω IAS Fig 19a. Unclamped Inductive Test Circuit Fig 19b. Unclamped Inductive Waveforms (cid:21) (cid:31) (cid:9)(cid:31)(cid:3) VDS 90% (cid:9) (cid:2)(cid:3) (cid:20)(cid:22)(cid:23)(cid:22)(cid:24)(cid:22) (cid:21) (cid:2) +(cid:9) - (cid:31)(cid:31) (cid:9)(cid:25)(cid:2)(cid:26)(cid:3)(cid:9) 10% (cid:21)(cid:7)(cid:22)(cid:19)(cid:14)(cid:12)((cid:15)(cid:6)(cid:9))(cid:12)≤ 1 *(cid:19) V GS (cid:31)(cid:7)(cid:9)(cid:18)(cid:12)$(cid:17)(cid:8)(cid:9)(cid:10)(cid:11)(cid:12)≤ 0.1 % td(on) tr td(off) tf Fig 20a. Switching Time Test Circuit Fig 20b. Switching Time Waveforms (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:25)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:2)(cid:11)(cid:12)(cid:13)(cid:14)(cid:4)(cid:15)(cid:11)(cid:8)(cid:13)(cid:13)(cid:7)(cid:16)(cid:4)(cid:3)(cid:17)(cid:7)(cid:18)(cid:11)(cid:19)(cid:20)(cid:11)(cid:21)(cid:19)(cid:14)(cid:4)(cid:22)(cid:5)(cid:11)(cid:23)(cid:3)(cid:24)(cid:5)(cid:11)(cid:25)(cid:14)(cid:17)(cid:26)(cid:27) (cid:2) Please see AN-1035 for DirectFET assembly details and stencil and substrate design recommendations G = GATE D = DRAIN S = SOURCE D D S S S S D G D S S S S D D Note: For the most current drawing please refer to IR website at: http://www.irf.com/package/ (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:26)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:2)(cid:11)(cid:28)(cid:29)(cid:7)(cid:30)(cid:3)(cid:17)(cid:5)(cid:11)(cid:2)(cid:3)(cid:31)(cid:5)(cid:17) (cid:3)(cid:13)(cid:17)(cid:18)(cid:11)(cid:19)(cid:20)(cid:11)(cid:28)(cid:29)(cid:7)(cid:30)(cid:3)(cid:17)(cid:5)(cid:11)(cid:21)(cid:19)(cid:14)(cid:4)(cid:22)(cid:5)(cid:23)(cid:3)(cid:24)(cid:5)(cid:11)(cid:25)(cid:14)(cid:17)(cid:26)(cid:27) (cid:2) Please see AN-1035 for DirectFET assembly details and stencil and substrate design recommendations DIMENSIONS METRIC IMPERIAL CODE MIN MAX MIN MAX A 9.05 9.15 0.356 0.360 B 6.85 7.10 0.270 0.280 C 5.90 6.00 0.232 0.236 D 0.55 0.65 0.022 0.026 E 0.58 0.62 0.023 0.024 F 1.18 1.22 0.046 0.048 G 0.98 1.02 0.015 0.017 H 0.73 0.77 0.029 0.030 J 0.38 0.42 0.015 0.017 K 1.34 1.47 0.053 0.058 L 2.52 2.69 0.099 0.106 M 0.616 0.676 0.0235 0.0274 N 0.020 0.080 0.0008 0.0031 P 0.09 0.18 0.003 0.007 (cid:2) DirectFET Part Marking GATE MARKING LOGO PART NUMBER BATCH NUMBER DATE CODE Line above the last character of the date code indicates "Lead-Free" Note: For the most current drawing please refer to IR website at: http://www.irf.com/package/ (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:27)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) (cid:2) DirectFET Tape & Reel Dimension (Showing component orientation). NOTE: Controlling dimensions in mm Std reel quantity is 4000 parts (ordered as IRF7799L2TR). REEL DIMENSIONS STANDARD OPTION (QTY 4000) METRIC IMPERIAL CODE MIN MAX MIN MAX A 330.00 N.C 12.992 N.C B 20.20 N.C 0.795 N.C C 12.80 13.20 0.504 0.520 D 1.50 N.C 0.059 N.C E 99.00 100.00 3.900 3.940 F N.C 22.40 N.C 0.880 G 16.40 18.40 0.650 0.720 H 15.90 19.40 0.630 0.760 LOADED TAPE FEED DIRECTION NOTE: CONTROLLING DIMENSIONS DIMENSIONS IN MM METRIC IMPERIAL CODE MIN MAX MIN MAX A 11.90 12.10 0.469 0.476 B 3.90 4.10 0.154 0.161 C 15.90 16.30 0.626 0.642 D 7.40 7.60 0.291 0.299 E 7.20 7.40 0.284 0.291 F 9.90 10.10 0.390 0.398 G 1.50 NC 0.059 NC H 1.50 1.60 0.059 0.063 Note: For the most current drawing please refer to IR website at: http://www.irf.com/package/ (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:3)(cid:13)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)

(cid:2)(cid:3)(cid:4)(cid:5)(cid:5)(cid:6)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:4) Qualification Information† Industrial †† Qualification level (per JEDEC JESD47F††† guidelines) Comments: This family of products has passed JEDEC’s Industrial qualification. IR’s Consumer qualification level is granted by extension of the higher Industrial level. MSL1 Moisture Sensitivity Level DFET2 (per JEDEC J-STD-020D†††) RoHS Compliant Yes (cid:3) (cid:2) Qualification standards can be found at International Rectifier’s web site http://www.irf.com/product-info/reliability (cid:3)(cid:3) (cid:2) Higher qualification ratings may be available should the user have such requirements. Please contact your International Rectifier sales representative for further information: http://www.irf.com/whoto-call/salesrep/ (cid:3)(cid:3)(cid:3) (cid:2) Applicable version of JEDEC standard at the time of product release. Revision History Date Comments • Updated ordering information to reflect the End-Of-life (EOL) of the mini-reel option (EOL notice #264) 2/24/2014 • Updated data sheet with new IR corporate template IR WORLD HEADQUARTERS: 101 N. Sepulveda Blvd., El Segundo, California 90245, USA To contact International Rectifier, please visit http://www.irf.com/whoto-call/ (cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:3)(cid:3)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:4)(cid:4)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:2)(cid:2)(cid:2)(cid:3)(cid:12)(cid:13)(cid:3)(cid:14)(cid:2)(cid:15)(cid:16)(cid:17)(cid:18)(cid:7)(cid:16)(cid:19)(cid:17)(cid:6)(cid:10)(cid:16)(cid:19)(cid:20)(cid:2)(cid:21)(cid:18)(cid:9)(cid:17)(cid:6)(cid:8)(cid:6)(cid:18)(cid:7)(cid:2)(cid:2)(cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:2)(cid:2)(cid:9)(cid:10)(cid:8)(cid:10)(cid:11)(cid:12)(cid:13)(cid:13)(cid:8)(cid:2)(cid:14)(cid:13)(cid:13)(cid:15)(cid:5)(cid:10)(cid:16)(cid:17)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:2)(cid:14)(cid:13)(cid:5)(cid:18)(cid:4)(cid:10)(cid:18)(cid:19)(cid:2)(cid:20)(cid:21)(cid:22)(cid:2)(cid:20)(cid:23)(cid:24)(cid:21)