CMOS-IC

JEDEC最低工业标准

JEDEC最低标准是电子工业协会（EIA）联合电子器件工程委员会（JEDEC）主持下制定的CMOS集成电路的最大额定范围和静态参数的最低工业标准。下表即为JEDEC制定的CMOS集成电路的最大额定范围：

电源电压：VDD~VSS18~-0.5V(DC)

直流输入电流：IIN士10mA(DC)

输入电压：VIVSS≤VI≤VDD+0.5V(DC)

器件功耗：PD200mw

工作温度范围：T-55~125(陶封)，-40~85（塑封)℃

存储温度范围：TSTG-65~150℃

输入/输出信号规则

所有的CMOS电路的输入端不能浮置，最好使用一个上拉或下拉电阻，以保护器件不受损害。

在某些应用场合，输入端要串入电阻，以限制流过保护二极管的电流不大于10mA。

输入脉冲信号的上升和下降时间必须小于15us,否则必须经施密特电路整形后方可输入CMOS开关电路。

避免CMOS电路直接驱动双极型晶体管，否则可能导致CMOS电路的功耗超过规范值。

CMOS缓冲器或大电流驱动器由于其本身的低输出阻抗，必须注意这些电路采用大负载电容（≥500PF）时等效于输出短路的情况。

CMOS电路的输出不能并接成线逻辑状态。因为导通的PMOS管和导通的NMOS管的低输出阻抗会将电源短路。

CMOS-IC主要封装形式

双列直插（DIP封装）

扁平封装（PLCC封装）

CMOS-ICCMOS集成电路的性能特点

微功耗—CMOS电路的单门静态功耗在毫微瓦（nw）数量级。

集成电路核心元

高噪声容限—CMOS电路的噪声容限一般在40%电源电压以上。

宽工作电压范围—CMOS电路的电源电压一般为1.5~18伏。

高逻辑摆幅—CMOS电路输出高、低电平的幅度达到全电为VDD，逻辑“0”为VSS。

高输入阻抗--CMOS电路的输入阻抗大于108Ω,一般可达1010Ω。

高扇出能力--CMOS电路的扇出能力大于50。

低输入电容--CMOS电路的输入电容一般不大于5PF。

宽工作温度范围—陶瓷封装的CMOS电路工作温度范围为

- 55℃~ 125 ℃；塑封的CMOS电路为 – 40 ℃ ~ 85 ℃。